56F8013 datasheet(4/124 Pages) FREESCALE

4 / 124 page

56F8013 Technical Data, Rev. 2

Freescale Semiconductor

Preliminary

Part 1: Overview . . . . . . . . . . . . . . . . . . . . . . 5

1.1. 56F8013 Features . . . . . . . . . . . . . . . . . . . . . 5

1.2. 56F8013 Description . . . . . . . . . . . . . . . . . . . 6

1.3. Award-Winning Development Environment . . 7

1.4. Architecture Block Diagram . . . . . . . . . . . . . 7

1.5. Product Documentation . . . . . . . . . . . . . . . . 11

1.6. Data Sheet Conventions. . . . . . . . . . . . . . . 11

Part 2: Signal/Connection Descriptions . . . 12

2.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.2. 56F8013 Signal Pins . . . . . . . . . . . . . . . . . . 16

Part 3: OCCS . . . . . . . . . . . . . . . . . . . . . . . . . 24

3.1. Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

3.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

3.3. Operating Modes . . . . . . . . . . . . . . . . . . . . . 24

3.4. Block Diagram . . . . . . . . . . . . . . . . . . . . . . 26

3.5. Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . 27

Part 4: Memory Map . . . . . . . . . . . . . . . . . . . 27

4.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.2. Interrupt Vector Table . . . . . . . . . . . . . . . . . 27

4.3. Program Map . . . . . . . . . . . . . . . . . . . . . . . 29

4.4. Data Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.5. EOnCE Memory Map . . . . . . . . . . . . . . . . . . 31

4.6. Peripheral Memory Mapped Registers . . . . 32

Part 5: Interrupt Controller (ITCN) . . . . . . . . 42

5.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 42

5.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

5.3. Functional Description . . . . . . . . . . . . . . . . . 42

5.4. Block Diagram . . . . . . . . . . . . . . . . . . . . . . . 44

5.5. Operating Modes . . . . . . . . . . . . . . . . . . . . . 44

5.6. Register Descriptions . . . . . . . . . . . . . . . . . . 45

5.7. Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Part 6: System Integration Module (SIM) . . 62

6.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 62

6.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

6.3. Register Descriptions . . . . . . . . . . . . . . . . . . 63

6.4. Clock Generation Overview . . . . . . . . . . . . . 76

6.5. Power-Down Modes . . . . . . . . . . . . . . . . . . 77

6.6. Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

6.7. Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

6.8. Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Part 7: Security Features . . . . . . . . . . . . . . .82

7.1. Operation with Security Enabled . . . . . . . . . 82

7.2. Flash Access Lock and Unlock Mechanisms 82

Part 8: General Purpose Input/Output

(GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84

8.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.2. Configuration . . . . . . . . . . . . . . . . . . . . . . . . 84

8.3. Reset Values . . . . . . . . . . . . . . . . . . . . . . . . 86

Part 9: Joint Test Action Group (JTAG) . . .91

9.1. 56F8013 Information . . . . . . . . . . . . . . . . . . 91

Part 10: Specifications. . . . . . . . . . . . . . . . . 91

10.1. General Characteristics . . . . . . . . . . . . . . . 91

10.2. DC Electrical Characteristics . . . . . . . . . . . 95

10.3. AC Electrical Characteristics . . . . . . . . . . . 98

10.4. Flash Memory Characteristics . . . . . . . . . . 98

10.5. External Clock Operation Timing . . . . . . . . 99

10.6. Phase Locked Loop Timing . . . . . . . . . . . . 99

10.7. Relaxation Oscillator Timing . . . . . . . . . . 100

10.8. Reset, Stop, Wait, Mode Select, and

Interrupt Timing . . . . . . . . . . . . . . 101

10.9. Serial Peripheral Interface (SPI) Timing . 102

10.10. Quad Timer Timing . . . . . . . . . . . . . . . . 105

10.11. Serial Communication Interface

(SCI) Timing . . . . . . . . . . . . . . . . 106

10.12. Inter-Integrated Circuit Interface

(I2C) Timing . . . . . . . . . . . . . . . . 107

10.13. JTAG Timing . . . . . . . . . . . . . . . . . . . . . 108

10.14. Analog-to-Digital Converter

(ADC) Parameters . . . . . . . . . . . 109

10.15. Equivalent Circuit for ADC Inputs . . . . . 111

10.16. Power Consumption . . . . . . . . . . . . . . . 112

Part 11: Packaging . . . . . . . . . . . . . . . . . . .114

11.1. 56F8013 Package and Pin-Out Information 114

Part 12: Design Considerations . . . . . . . . .117

12.1. Thermal Design Considerations . . . . . . . . 117

12.2. Electrical Design Considerations . . . . . . . 118

Part 13: Ordering Information . . . . . . . . . . 119

Part 14: Appendix . . . . . . . . . . . . . . . . . . . .120

56F8013 Data Sheet Table of Contents

56F8013 Scheda tecnica(PDF) 4 Page - Freescale Semiconductor, Inc

56F8013 Scheda tecnica(HTML) 4 Page - Freescale Semiconductor, Inc

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL