LP2996 datasheet(9/18 Pages) NSC

9 / 18 page

www.national.com/jpn/

端子説明

AVIN および PVIN

AVIN および PVIN は LP2996 の電源端子です。AVIN は、全内

部回路の電源として用いられます。PVIN は、VTT 生成用の出力

段専用電源です。アプリケーションによっては両電源端子に異な

る電源を与えて動作させるのも可能です。 VTT に近い電圧の場

合 RSDON によって出力が制限されますが、PVIN に高電圧を与

えれば最大連続出力電流を増加させることができます。ただし、

PVIN に高電圧を与えると内部電力損失が増え、設計が熱的な

制約を受ける問題点が生じます。 SSTL-2 アプリケーションでは、

AVINとPVINをともに 2.5Vレールに接続するのが最も妥当です。

短絡により 2 つの端子を個別にバイパスする必要はありません。

入力電圧の選択に対する唯一の制約として、

PVIN は AVIN 以下

でなければなりません。過度の内部電力消費による熱リミットへの

到達を防ぐため、PVIN は 3.3V 以下の電圧レールに接続すること

を推奨します。接合部温度がサーマル・シャットダウン温度超える

と、デバイスはマニュアルでのシャットダウン時と同じ状態に入り、

VREF はそのまま維持されますが、VTT は TRI-STATE になります。

VDDQ

VDDQ は入力で、VTT のレギュレートに必要な内部リファレンス電

圧の生成に使われます。リファレンス電圧は 2 個の 50kΩ 内蔵抵

抗の分圧によって生成されます。これによって、VTT の VDDQ/2

に対する正確な追従が得られます。リモート・センスとなるように

VDDQ 端子に配線してください。AVIN または PVIN の代わりに、

DIMM 点の 2.5V を VDDQ に直接接続すればよいでしょう。こう

すると内部リファレンス電圧は、電源配線での電圧降下の影響を

受けずに、

DDRメモリ部の電源電圧に正確に追従します。SSTL-

2 アプリケーションで VDDQ は 2.5V なので、ターミネーション電圧

VTTとして 1.25V が生成されます。( 温度に対する VTT の変化

範囲の正確な値は「電気的特性」の表を参照してください )。

VSENSE

本センス端子の目的は、遠端の負荷レギュレーションの改善にあ

ります。多くのマザーボードでは、VTT は長い配線を通ってターミ

ネーション抵抗に接続されます。このとき LP2996 の出力点で電

圧のセンスを行うと、長い配線によって起こる大きな電圧降下によ

り、バス端のターミネーション電圧はバスの他点よりも低くなってしま

う問題が生じます。そこでバスの中点付近の電圧を VSENSE 端

子に与え、バス遠端で電圧が低下する問題を改善するようにして

ください。この方法によりバス全体の電圧が良好に保たれます。

遠端での負荷レギュレーションを行わない場合は、VSENSE 端子

には VTT を与えなければなりません。 VSENSE 信号の配線をメモ

リに近接して実装する際は注意が必要です。 VSENSE 配線にノ

イズが重畳するとVTTの正確なレギュレーションに影響を与える場

合があります。 VSENSE 端子の近くに 0.1μF セラミック・コンデン

サを設けると、高周波数信号がフィルタされるので、誤動作を防

げます。

シャットダウン

LP2996 は、VTT 出力を TRI-STATE にするアクティブ LOW の

シャットダウン端子を備えています。シャットダウン中は VTT に AVIN

を超える電圧を与えてはなりません。シャットダウン端子を LOW に

した場合、LP2996 の待機時消費電流は下がりますが、VDDQ の

インピーダンスは内部リファレンス電圧の生成のために100kΩで一

定です。そのため、シャットダウン時の総電力損失の計算では、

両方の電流 ( 待機時消費電流とVDDQを流れる電流 )を考慮す

る必要があります。詳細は「放熱」の項を参照してください。

シャットダウン端子は内部でプルアップされているため、デバイスを

ターンオンする場合はシャットダウン端子を AVIN に接続するか開

放にします。

VREF

VREF は内部リファレンス電圧 VDDQ/2 のバッファ出力です。本出

力は、ノースブリッジ・チップセットとメモリに対するリファレンス電

圧として使用します。通常それらの入力のインピーダンスは高いの

で、VREF 端子を流れる電流はわずかです。ノイズ対策として端

子近くにバイパス・コンデンサを設けると、レギュレーション性能が

改善されます。推奨品は 0.1μF から 0.01μF のセラミック・コンデ

ンサです。 VREF 出力は、Suspend-to-RAM 機能をサポートする

ため、シャットダウン時およびサーマル・シャットダウン時もアクティブ

状態を維持します。

VTT

VTTはバスのターミネーション抵抗に与えられるレギュレート電圧出

力です。 VDDQ/2 電圧に高い精度で追従し、併せて電流ソース

と電流シンクの能力を備えています。LP2996 は、高速応答によっ

て最大± 3Aまでのピーク電流変動に対応できるように設計されて

います。最大連続電流は VIN の関数で、「代表的な性能特性」

に記載されています。最大連続電流定格を超える変動が長時間

にわたり見込まれるのであれば、出力コンデンサ容量を十分大き

くして過度の電圧低下の発生を防いでください。LP2996 は出力

電流の大きな変動にも耐え得るように設計されていますが、すべ

ての条件のもとで、そのような状況に長時間対応するのは困難で

す。その理由は、小型の標準パッケージを採用しているため、過

大な内部電力損失によって生じる熱を逃がせないためです。長

時間にわたり大電流が求められる場合は、最大接合部温度を超

えないように注意が必要です。熱に応じて、使用定格を適切に

下げるようにしてください (「放熱」を参照 )。接合部温度がサー

マル・シャットダウン・ポイントを超えると、ヒシテリシスを持つトリッ

プ・ポイント温度を下回るまで、VTT は TRI-STATEとなります。

部品の選択

入力コンデンサ

LP2996 は、入力安定化を目的とする入力コンデンサは必要では

ありません。ただし大きな負荷変動時に入力電圧の低下を防ぐた

めに、入力コンデンサの使用を推奨します。入力コンデンサは、

可能な限り PVIN の近くに配置します。アプリケーションの要件に

よって推奨条件が異なります。アルミ電解コンデンサを用いた場

合、推奨容量は 50μF です。セラミック・コンデンサを用いる場合

は、容量は 10μF 前後とし、誘電体の温度特性が X5R 以上の

コンデンサが理想的といえます。なお、LP2996 が 2.5V DC-DC

コンバータの出力コンデンサの近くにレイアウトされている場合は、

入力コンデンサを省略しても構いません。 2 系統の電源レール

(AVIN と PVIN) を使用する場合、PVIN 端子の可能な限り近くに

47μF コンデンサを配置してください。また、デバイスに過度のノイ

ズがカップリングしないよう、AVIN 端子に 0.1μF セラミック・コンデ

ンサを追加しても構いません。

LP2996 Scheda tecnica(PDF) 9 Page - National Semiconductor (TI)

LP2996 Scheda tecnica(HTML) 9 Page - National Semiconductor (TI)

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18

Scheda tecnica Scarica

Link URL