CS5530 datasheet(4/241 Pages) NSC

4 / 241 page

www.national.com

Revision 4.1

Table of Contents (Continued)

3.3

RESETS AND CLOCKS .. ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 49

3.3.1

Resets . .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 49

3.3.2

ISA Clock ... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 49

3.3.3

DOT Clock . . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 50

3.3.3.1

DCLK Programming .. ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 51

3.4

POWER MANAGEMENT . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 54

3.4.1

APM Support ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 54

3.4.2

CPU Power Management .... ... ... ... ... .... ... ... ... .... ... ... ... .. 55

3.4.2.1

Suspend Modulation . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 55

3.4.2.2

3 Volt Suspend ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 58

3.4.2.3

Save-To-Disk . ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 59

3.4.3

Peripheral Power Management .. ... ... ... .... ... ... ... .... ... ... ... .. 60

3.4.3.1

Device IdleTimers and Traps ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 60

3.4.3.2

General Purpose Timers . ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 70

3.4.3.3

ACPI Timer Register . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 72

3.4.3.4

General Purpose I/O Pins ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 73

3.4.3.5

Power Management SMI Status ReportingRegisters . ... ... ... ... .. ... ... . 75

3.4.3.6

Device Power Management Register Programming Summary . . . . . . . . . . . . . . . 82

3.5

PC/AT COMPATIBILITYLOGIC .. .... ... ... ... ... .... ... ... ... .... ... ... ... .. 84

3.5.1

ISA SubtractiveDecode . .... ... ... ... ... .... ... ... ... .... ... ... ... .. 84

3.5.2

ISA Bus Interface ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 85

3.5.2.1

Delayed PCI Transactions ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 86

3.5.2.2

Limited ISAand ISAMasterModes . ... ... ... ... .. ... ... ... ... .. ... ... . 87

3.5.2.3

ISA Bus Data Steering ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 89

3.5.2.4

I/O Recovery Delays . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 89

3.5.2.5

ISA DMA . . . . ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 90

3.5.3

ROM Interface . . ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 91

3.5.4

Megacells ... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... .. 91

3.5.4.1

Direct MemoryAccess (DMA) ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 92

3.5.4.2

ProgrammableIntervalTimer ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 94

3.5.4.3

ProgrammableInterrupt Controller . ... ... ... ... .. ... ... ... ... .. ... ... . 95

3.5.4.4

PCI Compatible Interrupts ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... . 98

3.5.5

I/O Ports 092hand 061h System Control . ... .... ... ... ... .... ... ... ... . 100

3.5.5.1

I/O Port 092h System Control ... .. ... ... ... ... .. ... ... ... ... .. ... ... 101

3.5.5.2

I/O Port 061h System Control ... .. ... ... ... ... .. ... ... ... ... .. ... ... 101

3.5.5.3

SMI Generation for NMI .. ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 101

3.5.6

KeyboardInterface Function . ... ... ... ... .... ... ... ... .... ... ... ... . 102

3.5.6.1

FastKeyboard GateAddress 20 and CPUReset .. .. ... ... ... ... .. ... ... 103

3.5.7

External Real-Time Clock Interface . . ... ... .... ... ... ... .... ... ... ... . 104

3.6

IDE CONTROLLER . . ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... . 105

3.6.1

IDE Interface Signals ... .... ... ... ... ... .... ... ... ... .... ... ... ... . 105

3.6.2

IDE ConfigurationRegisters . . ... ... ... ... .... ... ... ... .... ... ... ... . 106

3.6.2.1

PIO Mode . . . ... ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 106

3.6.2.2

Bus Master Mode ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 108

3.6.2.3

Ultra DMA/33 Mode .. ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 111

3.7

XPRESSAUDIO . .... ... ... ... .... ... ... ... ... .... ... ... ... .... ... ... ... . 113

3.7.1

Subsystem Data Transport Hardware ... ... .... ... ... ... .... ... ... ... . 113

3.7.1.1

Audio Bus Masters ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 113

3.7.1.2

Physical Region Descriptor Table Address . ... ... .. ... ... ... ... .. ... ... 116

3.7.1.3

Physical Region Descriptor Format . ... ... ... ... .. ... ... ... ... .. ... ... 116

3.7.1.4

Programming Model . ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 117

3.7.1.5

AC97Codec Interface ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 118

3.7.2

VSA Technology Support Hardware .. ... ... .... ... ... ... .... ... ... ... . 120

3.7.2.1

VSA Technology . ... ... ... ... .. ... ... ... ... .. ... ... ... ... .. ... ... 120

3.7.2.2

Audio SMIRelated Registers . ... .. ... ... ... ... .. ... ... ... ... .. ... ... 120

3.7.2.3

IRQ Configuration Registers . ... .. ... ... ... ... .. ... ... ... ... .. ... ... 126

CS5530 Scheda tecnica(PDF) 4 Page - National Semiconductor (TI)

CS5530 Scheda tecnica(HTML) 4 Page - National Semiconductor (TI)

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL