THS8083APZP datasheet(6/64 Pages) TI

6 / 64 page

List of Illustrations

Figure

Title

Page

2–1 Analog Channel Architecture

2–1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–2 Bottom-Level Clamping

2–2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–3 Mid-Level Clamping

2–2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–4 Using THS8083A With a Composite Sync

2–3

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–5 Analog PLL

2–5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–6 Digital PLL

2–7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–7 Output Formatter

2–8

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–1 Input Test Waveform

5–1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–2 Power Consumption

5–7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–3 Linearity of AGY Channel at 80 MSPS (external clock)

5–8

. . . . . . . . . . . . . . . . .

List of Tables

Table

Title

Page

3–1I2C Register Map

3–3

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–2 Output Formatter

3–16

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–1 Junction-Ambient and Junction-Case Thermal Resistances

6–1

. . . . . . . . . . . . .

THS8083APZP Scheda tecnica(PDF) 6 Page - Texas Instruments

THS8083APZP Scheda tecnica(HTML) 6 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64

Scheda tecnica Scarica

Link URL