AN4069

List of figures

Doc ID 022926 Rev 1

3/16

List of figures

Figure 1.

Board image . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 2.

Demonstration board layout - top layer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Figure 3.

Demonstration board layout - bottom layer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Figure 4.

Demonstration board connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Figure 5.

ENABLE/FAULT pin status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Figure 6.

STEF05 delay time and VOUT ramp-up time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Figure 7.

STEF12 delay time and VOUT ramp-up time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Figure 8.

STEF05: current limit vs. R-limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Figure 9.

STEF12: current limit vs. R-limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Figure 10.

Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12