List of figures

AN3137

6/42

Doc ID 16983 Rev 3

List of figures

Figure 1.

Basic schematic of switched-capacitor 10-bit ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Figure 2.

Sample mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Figure 3.

Hold mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Figure 4.

Step 1: if MSB = 0, compare with VREF/2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Figure 5.

Step 2: if MSB = 1, then compare with ¾ VREF. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Figure 6.

Step 2: if MSB = 0, then compare with ¼ VREF. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Figure 7.

DNL: no missing codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Figure 8.

DNL: missing code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Figure 9.

Offset and gain error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Figure 10.

Analog input circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Figure 11.

Simple quasi-triangular source using a microcontroller output . . . . . . . . . . . . . . . . . . . . . . 22

Figure 12.

Typical voltage source connection to ADC input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 13.

Noise observed on ADC input pin during ADC conversions . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 14.

ADC simplified schematic of input stage - sample and hold circuit. . . . . . . . . . . . . . . . . . . 27

Figure 15.

ADC input pin noise spikes from internal charge during sampling process . . . . . . . . . . . . 28

Figure 16.

Effect of sampling time extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Figure 17.

Charging the external capacitor with too short time between conversions . . . . . . . . . . . . . 30

Figure 18.

Implementation of sampling switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Figure 19.

Parasitic capacitances of sampling switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Figure 20.

Parasitic current example inside ADC structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34