HD6432148SW datasheet(11/1140 Pages) RENESAS

11 / 1140 page

章

節／項

タイトル

ページ

変更内容（詳細はマニュアル参照）

20.

A/D 変換器

20.2.3

A/D

コントロールレジスタ

（ADCR）

631

ビット 5∼0 説明修正

21.

RAM

21.3.2

シングルチップモード

651

説明修正

22.

ROM

22.4.3

フラッシュメモリの動作モード

660

図 22.3 フラッシュメモリに関する状態遷移

修正

22.6.1

ブートモード

676

（3）ブートモード使用時の注意事項（e）

説明修正

22.10.1

ライタモードの設定

688

注追加

22.11

フラッシュメモリの書き込み／

消去時の注意

700

（1）説明修正

22.12

F-ZTAT

マイコンのマスク ROM

化時の注意事項

702

追加

23.

ROM

23.4.2

ブロック図

709

図 23.2 フラッシュメモリのブロック図注

追加

23.4.3

フラッシュメモリの動作モード

710

図 23.3 フラッシュメモリに関する状態遷移

修正

24.

クロック発振器

24.1.1

ブロック図

753

図 24.1 クロック発振器のブロック図修正

24.9

クロック選択回路

763

追加

25.

低消費電力状態

25.1.1

レジスタ構成

771

表 25.3 レジスタ構成注追加

25.5.1

モジュールストップモード

781

表 25.4 MSTP ビットと内蔵周辺機能の対応

MSTP2

ビットモジュール追加

25.10.1

サブアクティブモード

788

説明修正

26.

電気的特性

26.3.3

特性

844

表 26.25 I

2C バスタイミング SCL、SDA 出

力立下がり時間追加

命令

A.1

命令セット一覧

925

表 A.1 命令セット一覧表中の*追加と注の

追加

A.2

命令コード一覧

934

表中の*と注追加

A.4

命令実行ステート数

950

表 A.5 命令実行状態（サイクル数）表中の*

と注追加

A.5

命令実行中のバス状態

958

表 A.6 命令の実行状態表中の*と注追加

内部 I/O レジスタ

B.2

レジスタ選択条件

975

PCSR

、SYSCR2 の H8S/2144 シリーズ

レジスタ選択条件修正

975

アドレス H'FF94、H'FF95 のレジスタ選択条

件修正

HD6432148SW Scheda tecnica(PDF) 11 Page - Renesas Technology Corp

HD6432148SW Scheda tecnica(HTML) 11 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL