HD6432148SW datasheet(20/1140 Pages) RENESAS

20 / 1140 page

9.2.8

ポート 1 データレジスタ（P1DR） .......................................................... 292

9.2.9

ポート 2 データレジスタ（P2DR） .......................................................... 293

9.2.10

モジュールストップコントロールレジスタ（MSTPCR） .......................... 293

9.3

PWM

タイマの動作 ................................................................................................................. 294

9.3.1

PWM

データレジスタの内容と出力波形の対応 ........................................ 294

第 10 章 14 ビット PWM タイマ（PWMX）

10.1

概要 ....................................................................................................................................... 299

10.1.1

特長 ...................................................................................................... 299

10.1.2

ブロック図 ............................................................................................ 299

10.1.3

端子構成................................................................................................ 300

10.1.4

レジスタ構成 ......................................................................................... 300

10.2

各レジスタの説明 ................................................................................................................... 301

10.2.1

PWM

（D/A）カウンタ（DACNT） ......................................................... 301

10.2.2

D/A

データレジスタ A、B（DADRA、B） .............................................. 302

10.2.3

PWM

（D/A）コントロールレジスタ（DACR） ....................................... 303

10.2.4

モジュールストップコントロールレジスタ（MSTPCR） .......................... 305

10.3

バスマスタとのインタフェース ............................................................................................... 307

10.4

動作説明................................................................................................................................. 310

第 11 章 16 ビットフリーランニングタイマ（FRT）

11.1

概要 ....................................................................................................................................... 315

11.1.1

特長 ...................................................................................................... 315

11.1.2

ブロック図 ............................................................................................ 316

11.1.3

端子構成................................................................................................ 317

11.1.4

レジスタ構成 ......................................................................................... 318

11.2

各レジスタの説明 ................................................................................................................... 319

11.2.1

フリーランニングカウンタ（FRC） ........................................................ 319

11.2.2

アウトプットコンペアレジスタ A、B（OCRA、OCRB） ......................... 319

11.2.3

インプットキャプチャレジスタ A∼D（ICRA∼ICRD）............................ 320

11.2.4

アウトプットコンペアレジスタ AR、AF（OCRAR、OCRAF） ................. 321

11.2.5

アウトプットコンペアレジスタ DM（OCRDM） ..................................... 322

11.2.6

タイマインタラプトイネーブルレジスタ（TIER） ................................... 322

11.2.7

タイマコントロール／ステータスレジスタ（TCSR）............................... 325

11.2.8

タイマコントロールレジスタ（TCR）..................................................... 329

11.2.9

タイマアウトプットコンペアコントロールレジスタ（TOCR）................. 332

HD6432148SW Scheda tecnica(PDF) 20 Page - Renesas Technology Corp

HD6432148SW Scheda tecnica(HTML) 20 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL