HD6432148SW datasheet(23/1140 Pages) RENESAS

23 / 1140 page

第 14 章ウォッチドッグタイマ（WDT）

14.1

概要 ....................................................................................................................................... 421

14.1.1

特長 ...................................................................................................... 421

14.1.2

ブロック図 ............................................................................................ 422

14.1.3

端子構成................................................................................................ 424

14.1.4

レジスタ構成 ......................................................................................... 424

14.2

各レジスタの説明 ................................................................................................................... 425

14.2.1

タイマカウンタ（TCNT） ...................................................................... 425

14.2.2

タイマコントロール／ステータスレジスタ（TCSR）............................... 425

14.2.3

システムコントロールレジスタ（SYSCR） ............................................. 429

14.2.4

レジスタアクセス時の注意 ..................................................................... 429

14.3

動作説明................................................................................................................................. 431

14.3.1

ウォッチドッグタイマモード時の動作 .................................................... 431

14.3.2

インターバルタイマモード時の動作........................................................ 433

14.3.3

オーバフローフラグ（OVF）のセットタイミング.................................... 433

14.3.4

RESO

信号出力タイミング...................................................................... 434

14.4

割込み .................................................................................................................................... 435

14.5

使用上の注意 .......................................................................................................................... 435

14.5.1

タイマカウンタ（TCNT）のライトとカウントアップの競合 .................... 435

14.5.2

CKS2

∼CKS0 ビットの書き換え .............................................................. 435

14.5.3

ウォッチドッグタイマモードとインターバルタイマモードの切り替え...... 436

14.5.4

RESO

信号によるシステムのリセット ..................................................... 436

14.5.5

高速モード、サブアクティブモード、ウォッチモード間遷移時の

カウンタ値 ............................................................................................ 436

14.5.6

OVF

フラグのクリア .............................................................................. 437

第 15 章シリアルコミュニケーションインタフェース（SCI、IrDA）

15.1

概要 ....................................................................................................................................... 441

15.1.1

特長 ...................................................................................................... 441

15.1.2

ブロック図 ............................................................................................ 442

15.1.3

端子構成................................................................................................ 444

15.1.4

レジスタ構成 ......................................................................................... 445

15.2

各レジスタの説明 ................................................................................................................... 446

15.2.1

レシーブシフトレジスタ（RSR） ........................................................... 446

15.2.2

レシーブデータレジスタ（RDR）........................................................... 446

15.2.3

トランスミットシフトレジスタ（TSR）.................................................. 447

15.2.4

トランスミットデータレジスタ（TDR） ................................................. 447

HD6432148SW Scheda tecnica(PDF) 23 Page - Renesas Technology Corp

HD6432148SW Scheda tecnica(HTML) 23 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL