HD6432147SW datasheet(81/1140 Pages) RENESAS

81 / 1140 page

CPU

ビット 3：ネガティブフラグ（N）

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット 2：ゼロフラグ（Z）

データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。

ビット 1：オーバフローフラグ（V）

算術演算命令の実行により、オーバフローが生じたとき 1 にセットされます。それ以外

のとき 0 にクリアされます。

ビット 0：キャリフラグ（C）

演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリア

されます。キャリには次の種類があります。

（a）加算結果のキャリ

（b）減算結果のボロー

（c）シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用さ

れます。

なお、命令によってはフラグが変化しない場合があります。

各命令ごとのフラグの変化については、

「付録 A.1 命令セット一覧」を参照してくだ

さい。

CCR

は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、

、V、C の各フラグは、条件分岐命令（Bcc）で使用されます。

2.4.4

CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタからロードするこ

とにより初期化されます。また EXR の T ビットは 0 にクリアされ、EXR、CCR の I ビッ

トは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化されません。SP

（ER7）の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用して SP

の初期化を行ってください。

HD6432147SW Scheda tecnica(PDF) 81 Page - Renesas Technology Corp