HD6432147SW datasheet(26/1140 Pages) RENESAS

26 / 1140 page

18.1.2

ブロック図 ............................................................................................ 592

18.1.3

端子構成................................................................................................ 593

18.1.4

レジスタ構成 ......................................................................................... 594

18.2

各レジスタの説明 ................................................................................................................... 595

18.2.1

システムコントロールレジスタ（SYSCR） ............................................. 595

18.2.2

システムコントロールレジスタ 2（SYSCR2） ......................................... 596

18.2.3

ホストインタフェースコントロールレジスタ（HICR）............................ 598

18.2.4

入力データレジスタ（IDR）................................................................... 599

18.2.5

出力データレジスタ 1（ODR） ............................................................... 599

18.2.6

ステータスレジスタ（STR） .................................................................. 600

18.2.7

モジュールストップコントロールレジスタ（MSTPCR） .......................... 602

18.3

動作説明................................................................................................................................. 603

18.3.1

ホストインタフェースの起動.................................................................. 603

18.3.2

コントロール状態 .................................................................................. 605

18.3.3

GATE

A20 ........................................................................................... 606

18.3.4

ホストインタフェース端子シャットダウン機能 ....................................... 608

18.4

割込み要因 ............................................................................................................................. 610

18.4.1

IBF1

、IBF2、IBF3、IBF4 ....................................................................... 610

18.4.2

HIRQ11

、HIRQ1、HIRQ12、HIRQ3、HIRQ4............................................ 610

18.5

使用上の注意 .......................................................................................................................... 612

第 19 章 D/A 変換器

19.1

概要 ....................................................................................................................................... 615

19.1.1

特長 ...................................................................................................... 615

19.1.2

ブロック図 ............................................................................................ 615

19.1.3

端子構成................................................................................................ 616

19.1.4

レジスタ構成 ......................................................................................... 616

19.2

各レジスタの説明 ................................................................................................................... 617

19.2.1

D/A

データレジスタ 0、1（DADR0、DADR1） ........................................ 617

19.2.2

D/A

コントロールレジスタ（DACR） ..................................................... 617

19.2.3

モジュールストップコントロールレジスタ（MSTPCR） .......................... 619

19.3

動作説明................................................................................................................................. 620

第 20 章 A/D 変換器

20.1

概要 ....................................................................................................................................... 623

20.1.1

特長 ...................................................................................................... 623

HD6432147SW Scheda tecnica(PDF) 26 Page - Renesas Technology Corp

HD6432147SW Scheda tecnica(HTML) 26 Page - Renesas Technology Corp

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Scheda tecnica Scarica

Link URL