STAMP0

I²C registers

DocID028639 Rev 1

35/62

Bit

R/W

RST

Name

Description

7

R/W

0

PDPDC

0: if IDF and NDIV values are changed, the PLL power-OFF and

power-ON sequences are performed

1: if the IDF and NDIF values are changed, the PLL is definitively

powered OFF

6

R/W

0

PLLFC

PLL fractional control

5

R/W

0

PLLSTRB

PLL strobe

4

R/W

0

PLLSTRBB

PLL strobe bypass

3

R/W

0

IDF

Input Division Factor

2

R/W

0

1

R/W

0

0

R/W

1

For certain applications and to provide flexibility to the user, a manual PLL configuration

can be used (setting PLLFC to 1). The output PLL frequency formula is:

Equation 4

������������������������������������������������=�������������������������������������������������������������������������������������������������+�������������������������������������������������������������������������������������������������������������������������������������������������������������������������=������������

Equation 5

������������������������������������������������=������������������������������������������������������������������������×(������������������������)������������������������������������������������������������������������������������������������������������=0

5.2.3

PLL multiplication factor (integral part) named as N division factor

(NDIV) and dithering (reg. 0x02)

B7

B6

B5

B4

B3

B2

B1

B0

DITHD

NDIV

0

0

1

0

0

0

0

0

Bit

RW

RST

Name

Description

7

R/W

0

DITHD1

PLL dithering:

00: PLL clock dithering disabled

01: PLL clock dithering enabled (triangular)

10: PLL clock dithering enabled (rectangular)

11: reserved

6

R/W

0

DITHD0

5

R/W

1

NDIV5

N (loop) division factor values: 32, 16, 8

4

R/W

0

NDIV4

3

R/W

0

NDIV3

2

R/W

0

NDIV2

1

R/W

0

NDIV1

0

R/W

0

NDIV0

Obsolete

Product(s)

- Obsolete

Product(s)